JFET 'in Polarmalandırılması

a) Sabit Polarma

Şekil 1.23 (a) - Sabit Polarma Kullanan n-kanallı JFET Devresi

Şekil 1.23 (a) ve (b) 'deki gibi kullanılan JFET devrelerine sabit (fixed) polarmalı devreler adı verilir. Çünkü, gate ve source uçları arasına V_GG gibi sabit bir güç kaynağı kullanışmıştır. n-kanallı JFET 'in gate terminaline, V_GG 'nin (-) kutbu; p-kanallı JFET 'in gate terminaline ise (+) kutbu irtibatlandırılmalıdır. Dikkat edilmesi gereken başka bir husus, n kanallı JFET 'in drain terminaline V_DD güç kaynağının (+) ucu, p-kanallıda ise (-) ucu uygulanmalıdır.

Şekil 1.23 (b) - Sabit Polarma Kullanan p-kanallı JFET Devresi

Şekil 1.23 'teki devreler yükselteç olarak kullanılabilir. Yükseltilecek sinyal C kuplaj kondansatörü vasıtasıyla JFET 'in gate 'ine uygulanır. JFET 'in drain ucundan ise sinyal yükseltilmiş olarak alınır. Devrede source terminali, hem giriş hem de çıkış için ortak kullanıldığı için devrenin adı da Source 'u Ortak Yükselteç 'tir. Emiteri ortak yükselteç devresine benzer. Emiteri ortak yükselteçte giriş transistörün beyzine uygulanırken, çıkış kollektörden alınır.

Bu devrelerde gate-source terminalleri VGG güç kaynağı ile ters bayaslanmıştır yani polarmalandırılmıştır. V_GG kaynağı JFET 'i öngerilimleyecek V_GS gerilimi sağlar. Fakat, V_GG kaynağından akım çekilmez.

R_G direnci, C kuplaj kondansatörü üzerinden uygulanacak herhangi bir AC sinyalinin R_G üzerinde arttırılmasını sağlamak için eklenmiş olup, AC sinyalin R_G üzerinde artmasıyla birlikte R_G direnci üzerindeki DC gerilim düşümü,

V_RG = I.R = 0 Volt olur.

Gate - Source gerilimi (V_GS) ise,

V_GS = V_G - V_S = V_GG - 0 = V_GG olarak bulunur.

Drain akımı;

I_D = I_DSS [1-(V_GS/V_P)]² formülü ile bulunabilir.

Drain akımı, R_D direnci üzerinde bir gerilim düşümüne sebep olup, değeri, V_RD = I_D.R_D ile bulunur.
Şekil 1.23 (a) 'daki devrede sadece drain-source kısmını göz önüne alırsak, devre şekli aşağıdaki gibi olur.

Şekil 1.24 - Devrenin Drain - Source Halkası

Şekil 1.24 'teki devre çıkış, drain terminalinden alınmış olup Şekil 1.23 'teki devreden herhangi bir farkı yoktur. Devreye tatbik edilen voltaj, elemanların üzerine düşen voltajların toplamına eşit olduğundan;

V_DD = I_D.R_D+V_DS 'dir. Burada V_DS değeri aynı zamanda çıkış voltajı (V_o) olduğu için;

V_DS = V_DD-I_D.R_D formülü bulunur.

Bunun, transistörlerdeki V_CE = V_CC-I_C.R_C formülünden de hiç farkı yoktur. Bu formülden drain akımını çekersek;

I_D.R_D = V_DD-V_DS

I_D = (V_DD-V_DS)/R_D formülü bulunur.

Acaba, JFET devrelerindeki R_D drain yük direncinin görevi nedir? (Transistörlü devrelerdeki, R_C kollektör yük direnci için de geçerli)

Çıkıştan alınan voltaj, V_DS = V_DD-I_D.R_D idi.

R_D direnci olmasaydı;

V_DS = V_DD-I_D.R_D/0 ; R_D=0

V_DS = V_DD olurdu. Yani, çıkıştan alınan voltaj, daima V_DD güç kaynağı değerine eşit olacaktı. Girişte yükseltilmek üzere bir AC sinyal uyguladığımız halde, çıkıştan V_DD güç kaynağının değerini görecektik. Dolayısıyla yükselteç devresi, yükselteç gibi çalışmayacak girişine uygulanan sinyalleri yükseltmeyecekti.

b. Gerilim Bölücü Dirençli Polarma

Gerilim bölücü dirençli polarmaya geçmeden önce kendinden (Self) polarmalı devreleri anlatmakta fayda vardır. Self polarmalı devrelerde ikinci bir V_GG gibi kaynağa gerek yoktur. Gate-source gerilimini sağlamak için source direnci (R_S) kullanılır. R_S direnci, transistörlü yükselteçlerde R_E direncine benzer. Self polarmalı JFET devresi Şekil 1.25 'te gösterilmiştir. R_G gate direnci, R_S source direnci, R_D ise drain direncidir. Transistörlü yükselteçte;

R_G --> R_B , R_S --> R_E , R_D --> R_C veya R_L 'nin karşılığıdır.

Şekil 1.25 - Kendinden Polarmalı JFET Devresi

Şekil 1.25 'teki devrede devre tek bir kaynaktan beslenmekte olup, bu kaynak V_DD 'dir. Bu devrede gate-source üzerinden hiç gate akımı akmayacağından I_G = 0 'dır. Bu nedenle kapı gerilimi;

V_G = I_G.R_G = 0.R_G = 0 Volt 'tur.

Drain akımı ile source akımı birbirine eşit olduğundan (I_D = I_S), source ile şase arasındaki gerilim V_S, R_S direnci üzerindeki gerilim düşümü kadardır. Source 'daki gerilim;

V_S = I_D.R_S olur.

Gate-source gerilimi;

V_GS = V_G-V_S = 0-I_D.R_S

V_G = -I_D.R_S olur.

Bu özet bilgilerden sonra gerilim bölücü dirençli polarmaya geçebiliriz.

Şekil 1.26 - Gerilim Bölücü Direnç Polarmalı JFET Devresi

Şekil 1.26 'daki devrede, gate gerilimi R_G1 ve R_G2 gerilim bölücü dirençler tarafından belirlenir. R_G1 ve R_G2 dirençlerinin bağlandığı noktadaki gerilim aynı zamanda gate gerilimidir. R_G1 'den geçen akım R_G2 'den de geçer. G noktasındaki V_G gate gerilimi;

V_G = R_G2 / (R_G1+R_G2).V_DD kadardır. Buradaki V_DD / (R_G1+R_G2) aynı zamanda R_G1 ve R_G2 voltaj bölücü dirençlerden geçen akımdır. Bu akımı R_G2 değeri ile çarparsak R_G2 direnci üzerine düşen gerilimi buluruz. R_G2 üzerindeki gerilim de V_G gate voltajına eşit olur. JFET öngerilimi,

V_GS = V_G-V_S = V_G-I_D.R_S olur.

Devrenin drain-source halkası gözönüne alınırsa Şekil 1.27 'deki gibi bir şekil elde edilir.

 

Şekil 1.27 - Drain - Source Terminallerine VDD Güç Kaynağının Bağlanması

Şekil 1.27 'deki devrede Kirchhoff 'un gerilimler kanununu uygularsak;

V_DD = I_D.R_D+V_DS+I_D.R_S olur.

Fakat buradaki V_DS, JFET 'in drain-source voltajını gösterip, çıkış voltajını göstermez. Çünkü bu devrede çıkış, JFET 'in drain ucu ile şase arasından alınır. Formülü düzenlersek;

V_DD = I_D (R_D+R_S) + V_DS olur. Drain akımı ise;

I_D (R_D+R_S) = V_DD-V_DS

I_D = (V_DD-V_DS) / (R_D+R_S) olarak bulunur.

Bu formüllere göre drain voltajı yani çıkıştan alınan voltaj,

V_D = V_DD-I_D.R_D olur.